智慧树知到答案数字电子与EDA技术最新答案

第三章 单元测试

1、判断题：
组合逻辑电路的输出是由此刻的输入决定的，和之前的状态有关系。
选项：
A:错
B:对
答案:

2、单选题：
触发器有两个稳态，存储8位二进制信息要（ ）个触发器。
选项：
A:32
B:2
C:8
D:16
答案:

3、多选题：
触发器根据逻辑功能可分为（）。
选项：
A:D触发器
B:T触发器
C:JK触发器
D:RS触发器
答案:

4、多选题：
组合逻辑电路的描述方法有（）。
选项：
A:状态转换图
B:逻辑函数表达式
C:真值表
D:波形图
答案:

5、单选题：
触发器有( )个稳态，用0和1来表示。
选项：
A:4
B:2
C:3
D:1
答案:

第四章 单元测试

1、判断题：
时序逻辑电路包括组合逻辑电路和存储电路
选项：
A:错
B:对
答案:

2、判断题：
计数器按照计数过程的不同分为二进制、十进制和任意进制计数器
选项：
A:对
B:错
答案:

3、单选题：
同步时序电路和异步时序电路比较，最显著差异前者 （ ）。
选项：
A:电路结构简单
B:有统一的时钟脉冲控制
C:没有稳定状态
D:没有触发器
答案:

4、多选题：
以下是74LS161的特点的是：
选项：
A:超前进位功能
B:异步置零
C:预置数
D:同步计数
答案:

5、判断题：
能够暂时存储二进制数据或代码的电路称为寄存器
选项：
A:错
B:对
答案:

第五章 单元测试

1、判断题：
EDA的中文含义是电子设计自动化。
选项：
A:错
B:对
答案:

2、判断题：
大规模可编程器件主要有FPGA、CPLD两类，基于SRAM的FPGA器件，在每次上电后必须进行一次配置。
选项：
A:错
B:对
答案:

3、判断题：
大规模可编程器件主要有CPLD和FPGA两类，其中CPLD通过可编程乘积项逻辑实现其逻辑功能。
选项：
A:对
B:错
答案:

4、判断题：
MAX系列器件属于Altera公司生产的。
选项：
A:错
B:对
答案:

5、判断题：
数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
选项：
A:对
B:错
答案:

6、单选题：
不属于EDA技术的基本特征。（）
选项：
A:开放性和标准化
B:增加设计成本和周期
C:逻辑综合优化
D:自顶向下的设计方法
答案:

7、单选题：
不属于简单可编程逻辑器件（SPLD）的一项是()。
选项：
A:PAL
B:PLA
C:GRL
D:CPLD
答案:

8、单选题：
在C语言的基础上演化而来的硬件描述语言是
选项：
A:AHD
B:Verilog HDL
C:CUPL
D:FPGA
答案:

9、单选题：
以下器件中不属于Altera公司生产的是（）。
选项：
A:MAX系列器件
B:Virtex系列器件
C:XC9500系列器件
D:ispLSI系列器件
答案:

10、单选题：
基于PLD芯片的设计称之为（ ）的设计
选项：
A:定层
B:积木式
C:自底向上
D:自顶向下
答案:

第六章 单元测试

1、判断题：
IF语句、CASE语句、PROCESS语句都属于并行语句。
选项：
A:对
B:错
答案:

2、判断题：
process语句属于并行语句。
选项：
A:错
B:对
答案:

3、判断题：
进程中的变量赋值语句，其变量更新是立即完成的。
选项：
A:对
B:错
答案:

4、判断题：
一个项目的输入输出端口是定义在结构体中的。
选项：
A:对
B:错
答案:

5、单选题：
下列标识符中，（ ）是不合法的标识符
选项：
A:9moon
B:signa11
C:State0
D:Not_Ack_0
答案:

6、单选题：
不属于顺序语句的是（ ）。
选项：
A:LOOP语句
B:IF语句
C:PROCESS语句
D:CASE语句
答案:

7、单选题：
VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库（ ）
选项：
A:STD库
B:WORK工作库
C:IEEE库
D:VITAL库
答案:

8、单选题：
对于信号和变量的说法，哪一个是不正确的（ ）
选项：
A:变量的赋值是立即完成的
B:信号可以是多个进程的全局信号
C:信号在整个结构体内的任何地方都能适用
D:信号用于作为进程中局部数据存储单元
答案:

9、单选题：
下列语句中，属于并行语句的是（ ）
选项：
A:FOR语句
B:CASE语句
C:进程语句
D:IF语句
答案:

10、单选题：
在VHDL中，标准逻辑位数据类型STD_LOGIC有（）种逻辑值
选项：
A:9
B:8
C:3
D:2
答案:

第七章 单元测试

1、单选题：
变量是局部量可以写在（ ）
选项：
A:种子体中
B:进程中
C:线粒体
D:实体中
答案:

2、单选题：
变量和信号的描述正确的是（ ）
选项：
A:信号可以带出进程
B:信号不能带出进程
C:二者没有区别
D:变量可以带出进程
答案:

3、单选题：
下列关于VHDL中信号说法不正确的是（ ）
选项：
A:信号可以是多个进程的全局信号
B:信号值输入信号时采用代入符“：=”，而不是赋值符”< =”，同时信号可以附加延时
C:信号赋值可以有延迟时间
D:信号除当前值外还有许多相关值，如历史信息等，变量只有当前值
答案:

4、单选题：
VHDL语言是一种结构化设计语言，一个设计实体（电路模块）包括实体与结构体两部分，实体描述的是（ ）
选项：
A:器件外部特性
B:器件的内部功能
C:器件的综合约束
D:器件外部特性与内部功能
答案:

5、单选题：
在VHDL中，用语句（ ）表示检测clock的上升沿
选项：
A:clock’ EVENT AND clock=’0’
B:clock=’1’
C:clock’ EVENT
D:clock’ EVENT AND clock=’1’
答案:

6、判断题：
Quartus2中编译VHDL源程序时要求文件名和实体名要相同。
选项：
A:对
B:错
答案:

7、判断题：
一个系统的输入输出信号是定义在结构体中。
选项：
A:错
B:对
答案:

8、判断题：
VHDL语言是一种结构化设计语言，一个设计实体（电路模块）包括实体与结构体两个部分，结构体描述器件的内部功能。
选项：
A:错
B:对
答案:

9、判断题：
VHDL常用的库是IEEE标准库
选项：
A:对
B:错
答案:

10、判断题：
进程中的信号赋值语句，其信号更新是在进程的最后完成。
选项：
A:错
B:对
答案: