智慧树知到答案数字电子技术(中国农业大学) 最新答案

绪论 单元测试

 

1、判断题：
保密性好是数字电子技术的特点

选项：
A:错
B:对
答案: 【对】

2、判断题：
数电的抗干扰能力弱
选项：
A:错
B:对
答案: 【错】

第一章 单元测试

1、单选题：
一位十六进制数的最大数是几？
选项：
A:15
B:9
C:7
D:2
答案: 【15】

2、单选题：
一位二进制有几个数？
选项：
A:8
B:1
C:2
D:4
答案: 【4】

3、单选题：
8位二进制，一共可以表示多少个数？
选项：
A:64
B:8
C:256
D:16
答案: 【256】

4、单选题：
以下各个物理量是数字信号的是：
选项：
A:电压
B:电流
C:用0和1 表示的高低电平
D:电阻阻值
答案: 【用0和1 表示的高低电平】

5、单选题：
某班共有30位同学，现在要给每位同学分配一组二进制代码。请问最少需要多少位的二进制代码？
选项：
A:16
B:10
C:3
D:5
答案: 【5】

6、判断题：
学生的学号是码制，代表不同的学生。
选项：
A:错
B:对
答案: 【对】

7、判断题：
余3 码是一种BCD码
选项：
A:对
B:错
答案: 【对】

8、判断题：
二进制数运算中，补码的作用是将减法运算变为加法运算。
选项：
A:错
B:对
答案: 【对】

9、判断题：
ASCII码是一组7位二进制代码，用来表示数字、字母、各种符号和控制码等。
选项：
A:对
B:错
答案: 【对】

第二章 单元测试

1、单选题：
逻辑代数中一共有多少种逻辑运算？
选项：
A:8
B:6
C:3
D:5
答案: 【8】

2、多选题：
逻辑函数的常用表示方法有
选项：
A:真值表
B:卡诺图
C:逻辑表达式
D:逻辑电路图
答案: 【真值表;卡诺图;逻辑表达式;逻辑电路图】

3、单选题：
逻辑函数的最小项之和形式是什么样的表达式？
选项：
A: 或与表达式
B:与非-与非表达式
C:与或表达式
D:与或非表达式
答案: 【与或表达式 】

4、单选题：
卡诺图主要用于化简多少个变量的逻辑表达式？
选项：
A:2变量
B:3变量或4变量
C:大于5变量
D:5变量
答案: 【3变量或4变量  】

5、单选题：
与或表达式的最简标准是：
选项：
A:项数最少，且每项中的因字数最少
B:项数最少
C:每项中的因字数最少
D:逻辑运算种类最少
答案: 【项数最少，且每项中的因字数最少 】

6、判断题：
任何一个逻辑函数都可以化成最小项之和的形式。
选项：
A:对
B:错
答案: 【对】

7、判断题：
用卡诺图化简逻辑函数，可以一步得出最简结果。
选项：
A:对
B:错
答案: 【对】

8、判断题：
化简多输出逻辑函数时，寻找并合理地利用共用项，有时可以得到更简单的化简结果。
选项：
A:错
B:对
答案: 【对】

9、判断题：
逻辑函数中的无关项是指：在实际中不可能出现的项，或者无论取0还是取1对逻辑函数值没有影响的项。
选项：
A:错
B:对
答案: 【对】

10、判断题：
逻辑代数中的代入定理不会扩展基本公式和常用公式的使用范围。
选项：
A:错
B:对
答案: 【错】

 

第三章 单元测试

1、多选题：
说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同）
选项：
A:CMOS电路的三态输出门；
B:具有推拉式输出级的TTL电路；
C: TTL电路的OC门；
D:互补输出结构的CMOS门；
答案:

2、单选题：
判断N沟道增强型MOS管的导通条件是
选项：
A:V_GS<-∣V_GS(th)p ∣
B:V_GS<V_GS(th)N
C:V_GS> –∣V_GS(th)p ∣
D:V_GS>V_GS(th)N
答案:

3、多选题：
CMOS门电路的常见类型有：
选项：
A:互补输出结构的CMOS门
B:CMOS传输门
C:CMOD电路的OD门
D:CMOS电路的三态输出门
答案:

4、单选题：
TTL门电路的输入端悬空时，相当于:
选项：
A:不确定
B:1
C:0
D:不允许
答案:

5、单选题：
和TTL电路相比，CMOS电路的最大优点是：
选项：
A:功耗低
B:可靠性高
C:速度快
D:抗干扰能力强
答案:

6、多选题：
TTL与非门的多余输入端应如何处理？
选项：
A:接1或接0均可
B:悬空
C:接电源V_CC
D:接地
答案:

7、判断题：
在一个数字系统中，TTL电路和CMOS电路可以直接互相连接。
选项：
A:对
B:错
答案:

8、判断题：
用高电平表示逻辑1状态、用低电平表示逻辑0状态，称为正逻辑。
选项：
A:错
B:对
答案:

9、判断题：
三态输出门电路的三个输出状态分别是1、0、高阻抗。
选项：
A:错
B:对
答案:

10、判断题：
可以将两个互补输出结构的普通CMOS门电路输出端并联，接成线与结构。
选项：
A:错
B:对
答案:

第四章 单元测试

1、判断题：
用四选一数据选择器，只能实现2变量的逻辑函数。
选项：
A:对
B:错
答案:

2、判断题：
二进制译码器输出的特点是，有一个输出与其他输出不一样
选项：
A:错
B:对
答案:

3、判断题：
用八选一数据选择器可以实现4变量的逻辑函数。
选项：
A:错
B:对
答案:

4、判断题：
优先编码器允许同时输入两个以上的编码信号，但它只对优先权最高的一个进行编码。
选项：
A:对
B:错
答案:

5、判断题：
二-十进制译码器74HC42具有拒绝伪码的功能。
选项：
A:对
B:错
答案:

6、判断题：
组合逻辑电路的分析是根据给定的逻辑电路图，写出输出的表达式，列出真值表，得到电路的逻辑功能。
选项：
A:对
B:错
答案:

7、多选题：
可用于设计组合逻辑电路的常用组合逻辑模块有:
选项：
A:数据选择器
B:译码器
C:编码器
D:数值比较器
答案:

8、多选题：
可采用哪些器件实现逻辑函数？
选项：
A: 寄存器

B:常用的MSI组合逻辑模块
C: 门电路
D:PLD
答案:

9、单选题：
数据选择器的作用是：
选项：
A:从输入端的数据选一个送到输出
B:输入端输入数字量或者模拟量都可以
C:输入端输入的是模拟量
D:从输入的模拟量中选一个送到输出
答案:

10、多选题：
组合逻辑电路中消除竞争-冒险的方法有
选项：
A:引入选通脉冲
B:加入移位寄存器电路
C:修改逻辑设计
D:接入滤波电容
答案:

第五章 单元测试

1、多选题：

电路及其输入输出电压波形如下图所示，设触发器的初始状态为Q = 0。请指出a~e中错误的部分。（   ）

 

选项：
A:a 段
B:e段
C:c段
D:b段
E:d段
答案:

2、判断题：
主从结构的脉冲触发器的状态转换图描述的是其中“主触发器”的状态。
选项：
A:错
B:对
答案:

3、判断题：
对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
选项：
A:对
B:错
答案:

4、单选题：

在一个触发脉冲内，可以确定所存储的数据Q只变化一次的是

选项：
A:电平触发的RS触发器
B:基本RS锁存器
C:主从RS触发器
答案:

5、多选题：

由或非门组成的SR锁存器及其输入输出电压波形如下图所示，请指出a~e中错误的部分。（）

选项：
A:e段
B:a段
C:c段
D:d段
E:b段
答案:

6、单选题：

主从结构SR触发器及其输入输出电压波形如图所示。设触发器的初始状态为Q = 0。请指出1~5中错误的部分。

选项：
A:4
B:2
C:3
D:5
E:1
答案:

7、单选题：

脉冲触发SR触发器电路中，输入输出电压波形如图所示。设触发器的初始状态为Q = 0。请指出a~e中错误的部分。

选项：
A:c
B:a
C:d
D:b
E:e
答案:

8、单选题：

脉冲触发JK触发器电路中，输入输出电压波形如图所示。设触发器的初始状态为Q = 0。请指出a~e中错误的部分。

选项：
A:a
B:e
C:b
D:d
E:c
答案:

9、单选题：
下图中构成的存储系统采用了___扩展方式
选项：
A:位
B:字
C:字和位
答案:

10、单选题：
该存储系统的容量为
选项：
A:8k×8
B:8k×16
C:16k×4
D:16k×8
答案:

第六章 单元测试

1、单选题：
一个4位二进制加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）
选项：
A:1100
B:1101
C:1111
D:1110
答案:

2、单选题：

N个触发器能构成最大（   ）进制的计数器

选项：
A:N
B:2
C:N+1
D:N-1 
答案:

3、判断题：
三位二进制减法计数器的初始状态为101, 4个脉冲之后它的状态为001

选项：
A:对
B:错
答案:

4、单选题：
用移位寄存器产生1101010脉冲序列，至少需要（ ）位的移位寄存器.
选项：
A:4
B:5
C:7
D:6
答案:

5、单选题：

分析下图电路的逻辑功能。

明确给出的状态转换图的状态编码：Sa为_____

选项：
A:10
B:01
C:00
D:11
答案:

6、单选题：

明确给出的状态转换图的状态编码：Sb为_____

选项：
A:00
B:10
C:01
D:22
答案:

7、单选题：
明确给出的状态转换图的状态编码：Sc为_____
选项：
A:00
B:01
C:10
D:11
答案:

8、单选题：
明确给出的状态转换图的状态编码：Sd为_____
选项：
A:01
B:10
C:00
D:11
答案:

9、判断题：

该电路的类型是Mealy型

选项：
A:对
B:错
答案:

10、单选题：

该电路可用作____进制计数器。

选项：
A:3
B:5
C:2
D:6
答案:

第七章 单元测试

1、判断题：

若反相输出的施密特触发器输入信号u_I如下图所示，

请分析输入V_I在ab段时输出V_O为高电平

选项：
A:错
B:对
答案:

2、判断题：

若反相输出的施密特触发器输入信号u_I如下图所示，

请分析输入V_I在cd段时输出V_O为低电平

选项：
A:对
B:错
答案:

3、判断题：

在下图所示由CMOS电路组成的施密特触发器，输入信号u_I如图所示。其中V_DD=15V，V_TH=7.5V

请分析输入V_I在ab段时输出V_O为高电平

选项：
A:错
B:对
答案:

4、判断题：

在下图所示由CMOS电路组成的施密特触发器，输入信号u_I如图所示。其中V_DD=15V，V_TH=7.5V

输入VI在bc段时输出V_O为低电平

选项：
A:错
B:对
答案:

5、单选题：
已知时钟脉冲频率为f，欲得到频率为0.2f的脉冲信号，应采用
选项：
A:多谐振荡器
B:单稳态触发器
C:五进制计数器
D: 五位二进制计数器
答案:

6、单选题：
多谐振荡器可产生的波形是
选项：
A:正弦波
B:矩形脉冲
C:锯齿波
D:三角波
答案:

7、多选题：
脉冲整形电路有
选项：
A:多谐振荡器
B:单稳态触发器
C:施密特触发器
D:555定时器
答案:

8、单选题：

在下图电路中，已知CMOS集成施密特触发器的电源电压V_DD=10V，R=10K，C=0.01μF

（1）为了得到占空比q=50％的输出脉冲，R₁与R₂的比值为（  ）

选项：
A:1:1
B:3:4
C:4:3
答案:

9、单选题：

在下图电路中，已知CMOS集成施密特触发器的电源电压V_DD=10V，R=10K，C=0.01μF

电路的振荡频率是_____

选项：
A:1.35 kHz
B:6.54kHz
C:5.4 kHz
答案:

10、单选题：

分析下图所示电路。

（1）该电路是用555构成的____电路。

a.单稳态触发器   b.多谐振荡器  c.施密特触发器

选项：
A:多谐振荡器
B:  555定时器
C:施密特触发器
D:单稳态触发器
答案:

第八章 单元测试

1、多选题：
常用的D/A转换器的电路结构类型有:
选项：
A:权电阻网络DAC
B:并联比较型
C:倒T型电网络DAC
D:逐次逼近型
答案:

2、判断题：
在各种电路结构类型的A/D转换器中，逐次逼近型A/D转换器的转换速度最快。
选项：
A:错
B:对
答案:

3、判断题：
在各种电路结构类型的A/D转换器中，双积分A/D转换器的稳定性和抗干扰能力最好。
选项：
A:对
B:错
答案:

4、判断题：
A/D转换器的转换精度由输出二进制或十进制的位数决定。
选项：
A:错
B:对
答案:

5、判断题：
A/D转换器的转换速度主要取决于转换电路的类型。
选项：
A:错
B:对
答案:

6、判断题：

权电阻网络DAC和倒T型电阻网络DAC的输出电压与输入数字量的关系是：

选项：
A:错
B:对
答案:

7、单选题：
转换时间与输入电压大小无关的ADC是
选项：
A: V-F变换型ADC
B:逐次逼近型ADC
C:双积分型ADC
D:计数型ADC

答案:

8、单选题：
转换速度最快的ADC是：
选项：
A:并联比较型ADC
B:双积分型ADC
C:其它类型ADC
D:V-F变换型ADC
答案:

9、多选题：
A/D转换器的电路结构类型主要有：
选项：
A:V-F变换性
B:逐次逼近型
C:并联比较型
D:双积分型
答案:

10、多选题：
影响D/A转换器转换精度的因素有哪些。
选项：
A:求和运放的零点漂移
B: 电阻网络中电阻值的偏差
C:模拟开关的导通内阻和导通压降
D:参考电压的波动
答案:

第九章 单元测试

1、单选题：
可编程逻辑器件的基本特征在于：
选项：
A:其逻辑功能可以由用户编程设定
B:集成度高
C:通用性强
D: 可靠性好
答案:

2、单选题：
硬件描述语言的本质是
选项：
A:执行软件程序
B:是一种新的软件程序
C:不确定
D:进行硬件连接，执行硬件操作
答案:

3、判断题：
PLD的基本特征是它的逻辑功能可以由用户通过对器件编程来设定。
选项：
A:对
B:错
答案:

4、判断题：
Verilog HDL中的行为描述方式是通过行为语句来描述电路要实现的功能，表示输入与输出间转换的行为，不涉及具体结构。
选项：
A:错
B:对
答案:

5、判断题：
Verilog HDL中的结构描述方式是将硬件电路描述成一个分级子模块相互联的结构，通过对组成电路的各个子模块间相互连接关系的描述来说明电路的组成。
选项：
A:对
B:错
答案:

6、判断题：
线网型变量wire主要起信号间连接作用，用以构成信号的传递或者形成组合逻辑，可以直接理解为连线。
选项：
A:对
B:错
答案:

7、判断题：
寄存器类型reg型数据常用来表示时序控制always块内的指定信号，代表触发器。
选项：
A:错
B:对
答案:

8、判断题：
连续赋值语句assign用于对wire型变量赋值，是描述组合逻辑最常用的方法之一。
选项：
A:对
B:错
答案:

9、判断题：
过程说明语句always：always块包含一个或一个以上的语句，在运行的全过程中，在时钟控制下被反复执行。always块中被赋值的只能是寄存器reg型变量。
选项：
A:对
B:错
答案:

10、判断题：
Verilog HDL只能描述组合逻辑电路，不能描述时序逻辑电路。
选项：
A:错
B:对
答案: