智慧树知到答案计算机组成原理2062242最新答案

 

第三章 单元测试

1、单选题：
和辅存相比，主存的特点是_____

选项：
A:容量小，速度快，成本高
B:容量小，速度快，成本低
C:容量大，速度快，成本高
D:其余都不对
答案:

2、单选题：
某一RAM芯片，其容量为128K×16位，除电源和接地端外，该芯片引出线的最少数目是      

选项：
A:35
B:24
C:25
D:33
答案:

3、单选题：
下列叙述中      是正确的

选项：
A:主存只能由RAM组成

B:其余都不对
C:主存可由RAM和ROM组成

D:主存只能由BOM 组成

答案:

4、单选题：
下述说法中    是正确的

选项：
A:半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，所存信息是不易失的

B:半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的

C:其余都不对
D:半导体RAM信息可读可写，且断电后仍能保待记忆

答案:

5、单选题：
和动态MOS存储器相比，双极型半导体存储器的性能是    

选项：
A:集成度低，存取周期快，位平均功耗大

B:集成度高，存取周期快，位平均功耗大

C:其余都不对
D:集成度高，存取周期快，位平均功耗少

答案:

6、单选题：
一个四体并行低位交叉存储器，每个模块的容量是64K×32位、存取周期为200ns，在下述说法中    是正确的

选项：
A:其余都不对
B:在200ns内，存储器能向CPU提供256位二进制信息

C:在50ns内，每个模块能向CPU提供32位二进制信息

D:在200ns内，存储器能向CPU提供128位二进制信息

答案:

7、单选题：
在程序的执行过程中，Cache与主存的地址映射是由      

选项：
A:程序员调度的

B:由硬件自动完成的

C:操作系统来管理的

D:其余都不对
答案:

8、单选题：
在下列因素中，与Cache的命中率无关的是       

选项：
A:其余都不对
B:Cache块的大小

C:主存的存取时间

D:Cache 的容量

答案:

9、单选题：
Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作         

选项：
A:其余都不对
B:组相联映像

C:全相联映像

D:直接映像

答案:

第四章 单元测试

1、判断题：
输入输出系统由I/O软件和I/O硬件组成。
选项：
A:对
B:错
答案:

2、判断题：
I/O设备的编址方式有统一编址和独立编址两种。
选项：
A:对
B:错
答案:

3、多选题：
I/O设备和主机之间的联系方式按传送方式分为：
选项：
A:并行
B:串行
C:异步
D:同步
答案:

4、判断题：
I/O与主机传送的三种方式中，CPU的工作效率最高的是DMA方式。

选项：
A:错
B:对
答案:

5、多选题：
总线连接方式的I/O接口电路由以下总线链接：
选项：
A:数据线
B:状态线
C:设备选择线
D:命令线
答案:

6、多选题：
中断服务程序要完成如下任务：
选项：
A:恢复现场
B:中断返回
C:中断服务
D:保护现场

答案:

7、多选题：
DMA传送的过程是：
选项：
A:预处理
B:数据传送
C:结束传输
D:后处理
答案:

8、判断题：
DMA接口类型分为选择型和多路型。
选项：
A:错
B:对
答案:

第五章 单元测试

1、单选题：
8位二进制表示的无符号数范围是：
选项：
A:-127~+128

B:0~255
C:0~256
D:0~65535
答案:

2、单选题：
已知 [x]原 = 1.1111, 求  x
选项：
A:1.1111
B:-0.1111
C:+0.1111
D:0.1111
答案:

3、单选题：
已知 [x]补 = 0.1101,求x
选项：
A:1.0010
B:0.1101
C:-0.1101
D:+0.1101
答案:

4、单选题：
已知 [x]补 = 1.1001，求x
选项：
A:-0.1001
B:0.0111
C:1.1001
D:-0.0111
答案:

5、单选题：
已知 [x]反 = 1,1111，求 x

选项：
A:-0000
B:0000
C:-1111
D:0,0000
答案:

6、单选题：
设 A = 0.0011，B = – 0.0101，求 [A + B]补

选项：
A:1.1110
B:-0.1110
C:0.1000
D:0.1110

答案:

7、单选题：
已知 x = – 0.1110，y = 0.0101，求[x · y]原

选项：
A:0.01000110
B:.01000110
C:+.01000110
D:+0.01000110
答案:

8、单选题：
x = +0.0111，y = –0.1011，求[x·y]补
选项：
A:-.10110011
B:-0.10110011
C:1.10110011
D:-0.01001101
答案:

9、单选题：
设 x = – 0.1011，y = -0.1101，求[x/y]补
选项：
A:商+0.0111
B:商+0.1101
C:商0.1101
D:商0.0111
答案:

10、多选题：
下面有关浮点运算器的描述中，正确的是_______

选项：
A:阶码部件可实现加减、乘除四种运算

B:阶码部件只进行加、减和比较操作

C:浮点运算器可用两个松散连接的定点运算部件(阶码部件和尾数部件)来实现

D:尾数部件只进行乘、除操作

答案:

第六章 单元测试

1、单选题：
操作数在寄存器中的寻址方式称为（    ）寻址。
选项：
A:寄存器直接
B:寄存器间接
C:直接

D:其余都不对
答案:
寄存器间接寻址方式中，操作数在（    ）中。

选项：
A:主存单元
B:通用寄存器
C:堆栈
D:其余都不对
答案:

3、单选题：
基址寻址方式中，操作数的有效地址是（    ）
选项：
A:程序计数器内容加上形式地址
B:变址寄存器内容加上形式地址
C:其余都不对
D:基址寄存器内容加上形式地址（位移量）

答案:

4、单选题：
采用基址寻址可扩大寻址范围，且（    ）
选项：
A:其余都不对
B:基址寄存器内容由用户确定，在程序执行过程中不可变
C:基址寄存器内容由操作系统确定，在程序执行过程中不可变
D:基址寄存器内容由操作系统确定，在程序执行过程中可变

答案:

5、单选题：
堆栈寻址方式中，设A为累加器，SP为堆栈指针，Msp为SP指示的栈顶单元，如果进栈操作的动作顺序是（SP）- 1—>SP，（A）—>Msp，那么出栈操作的动作顺序应为 （    ）。
选项：
A:其余都不对
B:（Msp）—>A，（SP）+1—>SP
C:（SP）+1—>SP，（Msp）—>A
D:（SP）- 1—>SP，（Msp）—>A
答案:

6、单选题：
设变址寄存器为X，形式地址为D，某机具有先变址再间址的寻址方式，则这种寻址方式的有效地址为（    ）。
选项：
A:EA=（( X ) + D）

B:EA=（X）+（D）
C:EA=（X）+ D
D:其余都不对
答案:

7、单选题：
指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现（    ）。
选项：
A:程序浮动
B:程序的无条件转移和浮动
C:其余都不对
D:程序的条件转移和无条件转移
答案:

8、单选题：
扩展操作码是（    ）
选项：
A:指令格式中不同字段设置的操作码
B:一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数的指令可以具有不同的操作码长度
C:其余都不对
D:操作码字段以外的辅助操作字段的代码
答案:

9、单选题：
在一地址格式的指令中，下列（    ）是正确的。
选项：
A:一定有两个操作数，另一个是隐含的
B:仅有一个操作数，其地址由指令的地址码提供
C:其余都不对
D:可能有一个操作数，也可能有两个操作数
答案:

10、单选题：
设机器字长为16位，存储器按字节编址，设 PC 当前值为 1000H，当读取一条双字长指令后，PC值为（    ）。
选项：
A:其余都不对
B:1001H
C:1004H
D:1002H
答案:

11、多选题：
二地址指令中，操作数的物理位置可安排在（    ）。 （本题是多选题）
选项：
A:一个主存单元和一个寄存器
B:其余都不对
C:两个主存单元
D:两个寄存器
答案:

12、多选题：
下列叙述中，（    ）能反映 CISC 的特征。 （多项选择）
选项：
A:丰富的寻址方式

B:各种指令都可以访存

C:指令字长固定
D:大多数指令需要多个时钟周期才能执行完成
E:只有LOAD/STORE指令可以访存
F:采用优化编译技术
G:控制器采用组合逻辑设计
答案:

第七章 单元测试

1、单选题：
下列说法中     是正确的

选项：
A:指令周期等于机器周期

B:指令周期是机器周期的两倍

C:其余都不对
D:指令周期大于机器周期
答案:

2、单选题：
中断标志触发器用于     

选项：
A:开放或关闭中断系统

B:向CPU发中断请求

C:其余都不对
D:指示CPU是否进人中断周期

答案:

3、单选题：
向量中断是     

选项：
A:其余都不对
B:外设提出中断

C:由硬件形成中断服务程序人口地址

D:由硬件形成向量地址,再由向量地址找到中断服务程序入口地址

答案:

4、单选题：
指令寄存器的位数取决于     

选项：
A:指令字长

B:其余都不对
C:存储器的容量

D:机器字长

答案:

5、单选题：
程序计数器PC属于     

选项：
A:控制器

B:其余都不对
C:运算器

D:存储器

答案:

6、单选题：
RISC机器     

选项：
A:一定采用流水技术

B:CPU配备很少的通用寄存器

C:其余都不对
D:不一定采用流水技术

答案:

7、单选题：
由编译程序将多条指令组合成一条指令，这种技术称做     

选项：
A:超标量技术

B:其余都不对
C:超流水线技术

D:超长指令字技术

答案:

8、单选题：
在CPU的寄存器中，     对用户是完全透明的

选项：
A:其余都不对
B:指令寄存器

C:状态寄存器

D:程序计数器

答案:

第八章 单元测试

1、判断题：
CU发出的各种操作命令与指令有关，而且必须按一定的次序发出。（）
选项：
A:错
B:对
答案:

2、判断题：
取指令周期的第一个微操作是 PCMAR。（）
选项：
A:错
B:对
答案:

3、判断题：
指令的操作码部分是CU的输入。（）
选项：
A:对
B:错
答案:

4、判断题：
取指令周期的微操作有  1W。（）
选项：
A:错
B:对
答案:

5、判断题：
一个时钟周期的时间就是一个节拍的时间。（）
选项：
A:错
B:对
答案:

6、判断题：
LDA X 指令和STA X 指令的取指周期的微操作不同。（）
选项：
A:错
B:对
答案:

7、判断题：
无条件转移指令JMP Y执行阶段的微操作是 AD(IR）PC。（）
选项：
A:对
B:错
答案:

8、判断题：
机器的速度只和机器的主频有关，主频越快，机器的速度越快。（）
选项：
A:错
B:对
答案:

9、判断题：
异步控制方式有严格的时钟同步。（）

选项：
A:对
B:错
答案:

10、判断题：
一个机器周期内只能完成一个微操作。（）
选项：
A:对
B:错
答案:

11、判断题：
间址周期包含微操作  MDR  IR。（）
选项：
A:对
B:错
答案:

第九章 单元测试

1、单选题：
微指令执行的顺序控制问题，通常用的一种方法是断定方式，其基本思想是
选项：
A:使用程序计数器（PC）给出后续微指令的地址
B:用微程序计数器来产生后续微指令的地址
C:在指令中指定一个专门字段来产生后续微指令地址
D:由设计者在微指令代码中指定
答案:

2、单选题：
在微指令的控制方式中，若微指令的命令个数已确定，则
选项：
A:直接控制方式和编码控制方式不影响微指令的长度
B:直接控制方式的微指令字长比编码控制方式的字长短
C:直接控制方式的微指令字长等于编码控制方式的字长
D:编码控制方式的微指令字长比直接控制方式的字长短
答案:

3、单选题：
在微程序控制器中，微指令的控制方式可采用直接控制和编码控制两种，在微操作命令个数相同的前提下，则
选项：
A:

两种控制方式的微指令位数一样

B:

直接控制方式的微指令位数最长

C:

隐式编码的微指令位数多余显式编码的微指令位数

答案:

4、单选题：
下列叙述中，            是正确的
选项：
A:微程序使用机器指令编写
B:

控制器产生的所有控制信号称为微指令

C:

微程序控制器比硬连线控制器更加灵活

D:

微处理器的程序称为微程序

答案:

5、单选题：
在控制器的控制信号中，相容的控制信号是        的信号
选项：
A:

可以相互替代

B:其余选项都不对
C:

可以同时出现

D:

可以相继出现

答案:

6、单选题：
以硬连线方式构成的控制器又称为       控制器
选项：
A:

微程序型

B:

组合逻辑型

C:

存储逻辑型

D:时序逻辑型
答案:

7、单选题：
计算机中存放微指令的存储器包含在       中
选项：
A:

主存储器

B:

高速缓冲存储器

C:

CPU

D:

辅助存储器

答案:

8、判断题：
在微程序控制器中，一条机器指令对应一个微程序
选项：
A:错
B:对
答案:

9、判断题：
组合逻辑型控制单元中采用的核心部件是时序逻辑电路
选项：
A:错
B:对
答案:

10、判断题：
实现机器指令的微程序一般存放在控制存储器中
选项：
A:对
B:错
答案: