智慧树知到答案 数字电子技术基础2059163最新答案

第三章 单元测试

1、单选题：
一个译码器若有128个输出端，则其应该有（  ）个输入端。
选项：
A:

7

B:

5

C:

6

D:

8

答案:

2、单选题：
当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 同时为低电平，而其余输入端为高电平时，输出为(  )。
选项：
A:

1001

B:

1110

C:

1000

D:

1010

答案:

3、单选题：
四选一的数据选择器，其数据输入端有（ ）个，地址输入端有2个。
选项：
A:

2

B:

1

C:

8

D:

4

答案:

4、单选题：
16选1数据选择器，地址输入端有（ ）个，输出端有一个。
选项：
A:

4

B:

2

C:

1

D:

16

答案:

5、单选题：
从下列器件中选择，只需一片就可以实现把余三码转为8421码的功能。（  ）
选项：
A:

比较器

B:

编码器

C:

数据选择器

D:

译码器

答案:

6、单选题：
对两个一位二进制数进行判断， 若A<B,则输出Y为1，否则输出Y为0，表达式为（ ）。
选项：
A:

Y=AB

B:

Y=AB`

C:

Y=A`B

D:

Y=A`B`

答案:

7、判断题：
用有n个地址输入端的数据选择器可实现n变量输入的时序逻辑电路。
选项：
A:错
B:对
答案:

8、判断题：
共阳极接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。（  ）
选项：
A:错
B:对
答案:

9、判断题：
二进制译码器相当于是一个最小项发生器，所以可以用来实现组合逻辑电路。（  ）
选项：
A:对
B:错
答案:

10、单选题：
已知某4变量输入的函数，输入变量为D3、D2、D1、D0，若把输入看作1位的BCD码，当被4整除时，则输出Y为1，反之为0，则该函数的最小项和的表达式是（ ）。
选项：
A:Y=∑m(0,8,10)+d（4,11,12,13,14,15）
B: Y=∑m(0,4,8)
C: Y=∑m(0,4,8)+d（10,11,12,13,14,15）
答案:

第四章 单元测试

1、单选题：
下列标识符中根据verilogHDL语法，合法的标识符是（ ）。
选项：
A:

module

B:

Module

C:

123a

D:

7seg.v

答案:

2、单选题：
在verilogHDL中，整常数有三种表示方式，表达成197的方式，则默认这是一个十进制数，默认位宽是（  ）位。
选项：
A:

8

B:

4

C:

32

答案:

3、单选题：
下列符号常量的定义， 合法的格式有（ ）。
选项：
A:

parameter and = 8；

B:

parameter addrwidth = datawidth*2；

C:

parameter addrwidth = 8；

答案:

4、单选题：
执行下列语句后，结果是
always @(posedge clk)
begin
b <=  a ;
c <= b;
end
选项：
A:

b=c

B:

b≠c

答案:

5、判断题：
if(表达式)与 if(表达式= = 1)，表达含义一样，前者是后者的简写。
选项：
A:错
B:对
答案:

6、判断题：
若一个源文件中有多个模块，则其中只能有一个顶层模块，且其名与文件同名，其它的为子模块。（  ）
选项：
A:错
B:对
答案:

7、判断题：
verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型。（   ）
选项：
A:错
B:对
答案:

8、判断题：
verilogHDL中 reg[n-1:0] mema；与 reg mema [n-1:0] ；两个语句是相同的，都是定义了reg型变量mema。
选项：
A:错
B:对
答案:

9、判断题：
&&进行逻辑与运算，其结果为1位布尔值（逻辑1，逻辑0或不定值）；&进行按位与运算，其结果与操作数位数相同。
选项：
A:错
B:对
答案:

10、多选题：
下面程序中元件例化语句中模块元件名分别是XOR2、and  ，例化元件名分别是（  ）、（  ） 。
选项：
A: and
B:  U2
C: U1
D: XOR2
答案:

第五章 单元测试

1、单选题：
随机存储器RAM含义是在工作时具有（ ）功能。
选项：
A:

不能读/可写

B:

可读/可写

C:

不能读/不能写

D:

可读/不能写

答案:

2、单选题：
存储容量为8K*8的ROM，有（ ）位输入地址。
选项：
A:

14

B:

11

C:

13

D:

12

答案:

13

】

3、单选题：
两片存储容量为32K*8的EPROM，进行位扩展后其存储容量变为下面哪一个(  )。
选项：
A:

128K*8

B:

32K*16

C:

64K*8

D:

64K*16

答案:

4、单选题：
对于T触发器，若现态Q=1，欲使次态Q^*=1，应使输入T=(   )。
选项：
A:

Q

B:

0

C:

1

答案:

5、单选题：
欲使D触发器按Q^*=Q´工作，应使输入D=(   )。
选项：
A:

1

B:

Q

C:

0

D:

Q´

答案:

6、单选题：
N个触发器可以构成能寄存（ ）位二进制数码的寄存器。
选项：
A:

N-1

B:

N+1

C:

2^N

D:

N

答案:

7、单选题：
利用MOS管栅极电容对电荷的暂存作用来存储信息的为(  )RAM。
选项：
A:

静态

B:

动态

答案:

】

8、多选题：
(  ) 存储器在读/写的同时需要进行数据刷新，(  ) 存储器则不存在刷新问题。
选项：
A:

静态

B:

动态

C:

固态

D:

磁芯

答案:

9、多选题：
半导体存储器按读、写功能分有 (  ) 和 (  ) 2种。
选项：
A:

RAM

B:

ROM

C:

E²PROM

D:

EPROM

答案:

10、单选题：
请问下图中的JK触发器，转换成了哪种功能的触发器？（  ）
选项：
A:D触发器
B:T触发器
C:T’ 触发器
答案:

第六章 单元测试

1、单选题：
若要按基于触发器的设计方法来设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（ ）个触发器。
选项：
A:

10

B:

4

C:

3

D:

2

答案:

2、单选题：
同步计数器和异步计数器比较，同步计数器的显著优点是(   )。
选项：
A:

不受时钟CP控制。

B:

触发器利用率高

C:

电路简单

D:

工作速度高

答案:

3、单选题：
要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要（ ）片。
选项：
A:

5

B:

10

C:

4

D:

3

答案:

4、单选题：
某移位寄存器的时钟脉冲频率为100KH_Z，欲将存放在该寄存器中的数左移8位，完成该操作需要（ ）时间。
选项：
A:

80μS

B:

100μS

C:

800ms

D:

10μS

答案:

5、单选题：
利用具有异步预置数端的计数器芯片构成N进制加法计数器，若预置数据为0，则应将（ ）所对应的状态译码后驱动置数端。
选项：
A:

N

B:

N+1

C:

N-1

答案:

6、单选题：
下列电路中能用来实现计数器功能的电路是（ ）。
选项：
A:

运算放大器

B:

单稳态触发器

C:

T触发器

D:

多谐振荡器

答案:

7、单选题：
D触发器是常用的触发器，其逻辑功能有（ ）。
选项：
A:

置0、置1

B:

置0、置1、保持、计数

C:

置0、置1、保持

答案:

8、单选题：
边沿触发的D触发器是一种（  ）稳态电路。
选项：
A:

无

B:

双

C:

单

D:

多

答案:

9、单选题：
欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ ）个触发器实现。
选项：
A:

2

B:

8

C:

3

D:

4

答案:

10、多选题：
下图时序逻辑电路中FF1的驱动方程（   ）,该电路是（  ）时序逻辑电路。
选项：
A: J= Q1Q2  , K= Q2
B:异步
C:J= (Q3Q2)’ ,  K=1
D: J= Q1 ,   K=(Q‘1Q‘3)’
E:同步
答案:

第七章 单元测试

1、单选题：
由555定时器构成的施密特触发电路，其输出状态的改变具有（  ）现象，当555定时器的5脚悬空时回差电压为（  ）。
选项：
A:

落差现象，（R_A+3R_B）/(R_A+2R_B)VCC

B:

滞回现象，1/3VCC

C:

滞回现象，1/2VCC

D:

落差现象，1/3VCC

答案:

2、单选题：
多谐振荡器可用来产生矩形脉冲 ，下列关于多谐振荡器说法正确的是（  ）。
选项：
A:

多谐振荡器有两个暂稳态

B:

多谐振荡器有两个稳态

C:

多谐振荡器有一个稳态和一个暂稳态

答案:

3、单选题：
在555定时器组成的三种常用电路中，能自动产生周期为T=0.7(R₁+2R₂)C的脉冲信号的电路是（ ）。
选项：
A:

双稳态触发电路

B:

单稳态触发电路

C:

施密特触发电路

D:

多谐振荡电路

答案:

4、单选题：
关于单稳态电路特点，下面叙述中正确的有(   )。
选项：
A:

无稳定状态

B:

一个稳定状态，一个暂稳状态

C:

两个稳定状态

D:

不需要外加触发能自行翻转

答案:

5、单选题：
555定时器的5脚悬空，其TH端、TR端的电平分别大于2Vcc/3和Vcc/3时，则此时定时器的输出Q的状态是(   )。
选项：
A:

原状态

B:

1

C:

0

D:

不确定

答案:

6、单选题：
欲将不规则的输入波形变换为幅度和宽度都相同的矩形脉冲，应选择(  )。
选项：
A:

单稳态电路

B:

基本RC触发器

C:

多谐振荡电路

D:

施密特触发电路

答案:

7、判断题：
单稳态电路的暂稳态维持时间用tW表示，它与电路中的参数RC成正比。（  ）
选项：
A:错
B:对
答案:

8、判断题：
施密特触发电路的正向阈值电压VT+一定大于负向阈值电压VT-。（  ）
选项：
A:错
B:对
答案:

9、判断题：
采用不可重复触发型单稳态触发电路时，若触发器进入暂稳态，在暂稳态还未结束时又再次受到触发，此时输出脉宽可在此前暂稳态时间的基础上再展宽一个完整的暂稳态时间。（   ）
选项：
A:对
B:错
答案:

10、单选题：
由555定时器构成的施密特触发电路，电路构成非常简单，只需将555定时器的（     ）连接到一起，从3脚输出就可以了。
选项：
A:

6脚、7脚

B:

2脚、6脚

C:

1脚、4脚

D:

2脚、4脚

答案:

第八章 单元测试

1、单选题：
一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为( )。
选项：
A:5KΩ
B:20KΩ
C:4KΩ
D:10KΩ
答案:

2、单选题：
4位倒T型电阻网络的DAC，其电阻网络的电阻取值共有（    ）种。
选项：
A:

4

B:

8

C:

2

D:

1

答案:

3、单选题：
下面描述D/A转换器的转换误差的值中表示最小的是（ ）。
选项：
A:

0.8LSB

B:

1LSB

C:

0.5LSB

答案:

4、多选题：
D/A转换器产生转换误差的原因有（   ）。
选项：
A:

电阻网络中电阻阻值的偏差

B:

模拟开关导通内阻和导通压降的差异

C:

参考电压的波动

D:

运算放大器的零点漂移

答案:

5、多选题：
在下面3种类型的A/D转换器中，转换速度最高的是（ ）；转换精度最高的是（ ）；转换速度与转换精度均较高的是（ ）。
选项：
A:双积分型A/D转换器
B:并联比较型（并行）A/D转换器
C:逐位逼近型A/D转换器
答案:

6、判断题：
权电阻网络型的D/A转换器，电路简单且便于集成工艺制造，因此被广泛使用。（  ）
选项：
A:错
B:对
答案:

7、判断题：
D/A转换器的最大输出电压的绝对值可达到转换器外接的基准电源电压值VREF。（   ）
选项：
A:对
B:错
答案:

8、判断题：
D/A转换器的参数中，分辨率可以这样理解，DAC的位数越多，能够分辨的最小输出电压变化量就越小，精度就越高。（  ）
选项：
A:错
B:对
答案:

9、判断题：
A/D转换器的二进制数的位数越多，其量化单位△越小。（  ）
选项：
A:错
B:对
答案:

10、判断题：
一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（  ）
选项：
A:错
B:对
答案: