智慧树知到答案数字电子技术（山东联盟—中国石油大学（华东））最新答案

第三章 单元测试

1、判断题：
假设Vdd=5V，CMOS反相器的噪声容限均比TTL反相器的噪声容限高。
选项：
A:错
B:对
答案: 【】

2、判断题：
所有的集成逻辑门其输入端个数都超过1个。
选项：
A:对
B:错
答案: 【】

3、多选题：
三极管作为开关使用时是处于（     ）状态。
选项：
A:饱和
B:截止
C:放大
D:倒置
答案: 【】

4、多选题：
以下门电路中，可以实现“线与”的是（      ）。
选项：
A:与非门
B:三态门
C:OC门
D:OD门
答案: 【】

5、单选题：
某二输入端的TTL 门输出允许的灌电流和拉电流分别为 IOL = 15mA，IOH = 4mA，允许的输入低电平和高电平电流分别为IIL=1.5mA，IIH=50uA。该TTL门能带（    ）个同类型的门。
选项：
A:8
B:40
C:10
D:80
答案: 【】

6、多选题：
在CMOS门电路中，输出端能并联使用的电路有（    ）。
选项：
A:三态门
B:与非门
C:OD门
D:或门
答案: 【】

7、单选题：
对于CMOS门电路，以下说法错误的是（    ）。
选项：
A:输入端悬空会造成逻辑出错
B:输入端接510欧姆的小电阻到地相当于接低电平
C:输入端接510K欧姆的大电阻到地相当于接高电平
D:噪声容限与电源电压有关
答案: 【

8、单选题：
某2输入端集成门电路，其输入低电平电流为1mA，输入高电平电流为10uA，灌电流最大值为8mA，拉电流最大值为400uA，则其扇出系数为N=（    ）。
选项：
A:10
B:40
C:20
D:8
答案: 【】

9、单选题：
如图所示电路均为TTL电路，能显示F=A’功能的电路是（   ）。
选项：
A:A
B:D
C:C
D:B
答案: 【】

10、单选题：
OD门电路如图所示，其输出函数为（     ）。
选项：
A:F=(A+B)(B+C)
B:F=AB+BC
C:F=(ABBC)’
D:F=(AB+BC)’
答案: 【】

第四章 单元测试

1、多选题：
能够设计一般组合逻辑电路的电路包括（    ）。
选项：
A:数据选择器
B:译码器
C:编码器
D:加法器
答案: 【】

2、多选题：
组合逻辑电路设计的最简是指（        ）。
选项：
A:电路所用的器件数量最少
B:器件之间的连线最少
C:器件的种类最少
D:电路逻辑表达式最简
答案: 【】

3、单选题：
表达式F=AB’+BC’有可能产生（        ）型的冒险。
选项：
A:0和1
B:0
C:其他选项都不对
D:1
答案: 【】

4、判断题：
用一片74LS138实现逻辑函数时，最多能实现3个变量的函数，在实现过程中需要将函数表达式变换为最小项标准式的与非与非式。
选项：
A:错
B:对
答案: 【】

5、多选题：
若使用4位超前进位加法器74LS283组成两个十位二进制数的减法器，最高位的74LS283的Co，S3，S2的可能取值组合有（        ）。
选项：
A:001
B:011
C:000
D:010
答案: 【】

6、单选题：
一个8选1MUX的输出两个互补的端子Y和Y’，这两个输出端的表达式是（      ）。
选项：
A:Y=E(mi*Di),Y’=E(mi*Di’)
B:Y=E(mi*Di),Y’=(E(mi*Di))’
C:Y=E(mi*Di),Y’=E(mi*Di)’
D:Y=E(mi*Di),Y’=E(mi’*Di)
答案: 【     】

7、单选题：
组合逻辑电路的输出取决于（    ）。
选项：
A:其它选项都不对
B:输入信号的现态
C:输入信号的现态和输出信号变化前的现态
D:输出信号的现态
答案: 【】

8、单选题：
编码器译码器电路中，（   ）电路的输出为二进制代码。
选项：
A:译码器
B:编码器和译码器
C:编码器
D:其它选项都不对
答案: 【】

9、单选题：
二-十进制的编码器指的是（   ）。
选项：
A:其它选项都不对
B:二进制和十进制电路
C:将二进制代码转换成0~9十个数
D:将0~9十个数转换为二进制代码
答案: 【】

10、单选题：
二进制译码器指的是（    ）。
选项：
A:具有以上两种功能
B:其它选项都不对
C:将二进制代码转换成某个特定的控制信息
D:将某个特定的控制信息转换为二进制
答案: 【】

第五章 单元测试

1、判断题：
当同步时序电路中存在无效循环时，电路不能自启动。

选项：
A:对
B:错
答案: 【】

2、判断题：
在同步时序电路设计过程中，如果最简状态表中有2^N个状态，且用N个触发器实现该电路，则不需要检查自启动能力。
选项：
A:对
B:错
答案: 【】

3、单选题：
如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用(       )。
选项：
A:并行输入，串行输出
B:串行输入，并行输出
C:串行输入，串行输出
D:并行输入，并行输出
答案: 【】

4、单选题：
同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=(         )。
选项：
A:0011
B:0101
C:0110

D:1011
答案: 【
】

5、判断题：
在使用74LS161的清零功能设计计数器时会存在过渡态。
选项：
A:对
B:错
答案: 【】

6、单选题：
以下不属于时序电路的是（       ）。
选项：
A:触发器
B:同步计数器
C:译码器
D:寄存器
答案: 【】

7、单选题：
利用集成计数器74LS161构成的电路如下图所示，请判断该电路实现的计数器模值是（          ）。
选项：
A:10
B:7
C:9
D:8
答案: 【】

8、判断题：
时序逻辑电路的输出状态不仅与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
选项：
A:错
B:对
答案: 【】

9、判断题：
移位寄存器不仅可以寄存代码，还可以实现数据的串-并转换和处理。
选项：
A:错
B:对
答案: 【】

10、判断题：
双向移位寄存器即可以将数码左移，也可以右移。
选项：
A:错
B:对
答案: 【】

第六章 单元测试

1、单选题：
下列标识符中，不合法的是（          ）。
选项：
A:Not_A_T
B:State0
C:9moon
D:signal

答案: 】

2、单选题：
如果wire类型的变量说明后未被幅值，则其缺省值为（    ）。
选项：
A:1
B:x
C:z

D:0
答案: 【
】

3、单选题：
已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为（   ）。
选项：
A:4’b0110
B:4’b1111
C:4’b0010
D:4’b1010
答案: 【】

4、单选题：
P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）。
选项：
A:input P[3:0],Q[3:0],R;
B:input P,Q,R[3:0];
C:input [3:0] P,Q,R;
D:input P[3:0],Q,R;
答案: 【】

5、单选题：
在verilog语言中，a=4b’1011，那么&a=（     ）。
选项：
A:1b’0
B:4b’1011
C:4b’1111
D:1b’1
答案: 【】

6、单选题：
已知 “a =1b’1; b=3b’001;”那么{a,b}＝（ ）。
选项：
A:3’b101
B:3’b001
C:4’b1001
D:4’b0011
答案: 【】

7、判断题：
EDA指的是电子设计自动化。
选项：
A:对
B:错
答案: 【】

8、单选题：
Verilog HDL的端口声明语句中，用（     ）关键字声明端口为双向端口。
选项：
A:BUFFER
B:INOUT
C:inout
D:buffer
答案: 【】

9、判断题：
阻塞式赋值语句是<=，非阻塞式赋值语句是=。
选项：
A:对
B:错
答案: 【】

10、判断题：
目前比较流行的硬件描述语言主要有Verilog HDL和VHDL。
选项：
A:对
B:错
答案: 【】

第七章 单元测试

1、单选题：
需要定时刷新的半导体存储器芯片是（         ）。

选项：
A:SRAM
B:EPROM
C:DRAM
D:Flash Memory
答案: 【】

2、单选题：
4片16K×8存储芯片可以设计成（     ）容量的存储器。
选项：
A:64K×8
B:32K×4
C:32K×16
D:16K×32
答案: 【】

3、单选题：
某存储容量为1K×8的RAM，其地址线有（       ）条。
选项：
A:1K
B:100
C:8
D:10
答案: 【】

4、单选题：
欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（           ）个。
选项：
A:4
B:3
C:2
D:8
答案: 【】

5、单选题：
具有对半导体存储器的存储单元进行选择作用的是存储器的（   ）。
选项：
A:地址译码器
B:片选控制
C:读写控制电路
D:存储矩阵
答案: 【】

6、单选题：
RAM在正常工作情况下具有的功能是（   ）。
选项：
A:可以读，也可以写
B:只有写
C:只有读
D:不可读，也不可写
答案: 【】

7、单选题：
ROM的电源突然断电后再接通电源，其存储的内容将（   ）。
选项：
A:保持不变
B:全部改变
C:不确定
D:全为0
答案: 【】

8、单选题：
RAM的I/O端口为输入端口时，应使得（   ）。
选项：
A:CS’=0,R/W’=0
B:CS’=0,R/W’=1
C:CS’=1,R/W’=0
D:CS’=1,R/W’=1
答案: 【】

9、单选题：
ROM在正常运行时具有（   ）功能。
选项：
A:读/无写
B:读/写
C:无读/写
D:无读/无写
答案: 【】

10、判断题：
要扩展成32K×16的ROM，需要128片512X8的ROM。
选项：
A:错
B:对
答案: 【】

第八章 单元测试

1、单选题：
下列电路中具有回差特性的是（        ）。

选项：
A:D触发器
B:施密特触发器
C:JK触发器
D:RS触发器
答案: 【】

2、单选题：
由555定时器构成的施密特触发器，如果改变5管脚的控制电压VCO，则（        ）。
选项：
A:改变低电平UOH的值
B:改变输出电压Uo的幅值
C:改变回差电压
D:改变低电平UOL的值
答案: 【】

3、单选题：
由555定时器构成的单稳态触发器正常工作时，若加入输入负脉冲，即输入波形出现下降沿时，则单稳态触发器的输出一定为（       ）。
选项：
A:负脉冲
B:低电平
C:高电平
D:不确定
答案: 【】

4、单选题：
单稳态触发器的输出脉冲宽度取决于（          ）。
选项：
A:触发脉冲幅度
B:定时电阻、电容的数值
C:触发脉冲宽度
D:电源电压
答案: 【】

5、单选题：
由555定时器构成的多谐振荡器，改变输出波形占空比的方法是（        ）。
选项：
A:改变电阻R1和R2
B:同时改变电源电压和电容
C:改变电源电压
D:改变电容C
答案: 【】

6、单选题：
多谐振荡器能产生（  ）。
选项：
A:正弦波
B:锯齿波
C:三角波
D:矩形脉冲
答案: 【】

7、单选题：
能把正弦波变成同频率方波的电路是（   ）。
选项：
A:施密特触发器
B:多谐振荡器
C:单稳态触发器
D:双稳态触发器
答案: 【】

8、多选题：
脉冲整形电路有（   ）。
选项：
A:多谐振荡器
B:施密特触发器
C:单稳态触发器
答案: 【】

9、单选题：
以下各电路中，可以产生脉冲定时的有（   ）。
选项：
A:单稳态触发器
B:施密特触发器
C:多谐振荡器
D:其他选项都不对
答案: 【】

10、判断题：
施密特触发器的正向阈值电压一定大于负向阈值电压。
选项：
A:对
B:错
答案: 【】

第九章 单元测试

1、单选题：
一个无符号8位的DAC，其分辨率为（         ）位。

选项：
A:4
B:1
C:10
D:8
答案: 【】

2、单选题：
将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程是（        ）。
选项：
A:量化
B:编码
C:保持
D:采样
答案: 【】

3、单选题：
以下四种转换器中，（         ）是A/D转换器且转换速度最高。
选项：
A:并联比较型
B:双积分型
C:施密特触发器
D:逐次逼近型
答案: 【】

4、单选题：
D/A转换器的分辨率取决于（       ）。
选项：
A:参考电压的大小
B:输出模拟电压的大小
C:其它选项都不对
D:输入二进制的位数
答案: 【】

5、判断题：
A/D转换器在转换过程中必然出现量化误差。
选项：
A:对
B:错
答案: 【】

第十章 单元测试

1、单选题：
可编程逻辑器件的英文简称为（          ）。
选项：
A:FPGA
B:PAL
C:PLD
D:PLA
答案: 【】

2、单选题：
具有一个可编程的与阵列和一个固定的或阵列的器件是（         ）。
选项：
A:其它选项都不对
B:PROM
C:PLA
D:PAL
答案: 【】

3、单选题：
CPLD指的是（            ）。
选项：
A:复杂可编程逻辑阵列

B:现场可编程逻辑阵列
C:门阵列
D:专用集成电路
答案: 【
】

4、单选题：
用PROM实现组合逻辑电路时，其可编程逻辑阵列是（    ）。
选项：
A:其它选项都不对
B:与阵列
C:与阵列、或阵列都可以
D:或者列
答案: 【】

5、单选题：
以下可编程逻辑器件中，不属于高密度可编程逻辑器件的是（    ）。
选项：
A:PAL
B:FPGA
C:EPLD
D:CPLD
答案: 【】